如果说2025年的设计自动化大会（DAC）标志着智能体AI正式进入电子设计领域，那么2026年的DAC则聚焦于如何在真实的硅片到系统工程实践中落地应用。展会现场及高管访谈中，三大主题尤为突出：智能体AI作为新一代自动化层、多物理场仿真成为关键瓶颈、标准体系则是实现大规模互操作性的黏合剂。
今年也是EDA资深从业者开始认真探讨非传统计算与量子计算的一年——这些技术被视为应对工程复杂性持续攀升、避免研发进度陷入停滞的长期路径。
在深入EE Times对展台高管的采访前，先简要说明一下DAC 2026的新临时会址：美国加利福尼亚州长滩。尽管近年DAC多在旧金山举办（便于多数参会者就近出席），但此次选址并不意外。许多EDA老将都记得，过去DAC曾辗转于阿纳海姆、新奥尔良、奥兰多和拉斯维加斯等地，地点并未阻碍参会热情；今年同样如此。明年，DAC将移师加州圣何塞。
本文涵盖以下重点内容：
Nvidia首次亮相DAC：工程师角色从工具级跃升至系统级
过去18个月，“智能体工程”概念被反复提及，今年亦不例外。英伟达工业工程与量子业务副总裁兼总经理蒂姆·科斯塔（Tim Costa）代表公司首次亮相DAC——此举无疑表明，英伟达决心支持EDA行业，即便仅通过演讲等形式参与，也愿为下一代芯片开发构建更广阔的生态叙事。科斯塔与其他高管反复强调一个核心观点：未来产品开发的瓶颈，不再取决于能雇佣多少专家，而在于能否将海量算力投入由长期运行的AI智能体所编排的工具链中。
新思科技（Synopsys）首席产品管理官拉维·苏布拉马尼安（Ravi Subramaniam）指出：“全球工程支出高达1.4万亿美元，其中约10%用于数字设计，90%用于物理设计。我们正致力于将这90%全面迁移至计算机平台。”他补充道，尽管新思自2017年起便布局AI，但智能体AI的演进带来了质变：“早期以聊天交互为主，运行时间极短；如今模型能力显著提升，可支撑长时间工作流任务，从而真正实现智能体与自主性的融合——本次我们宣布推出安全、开放、长期运行的自主智能体，专用于数字验证环节。”
苏布拉马尼安描述的这类智能体，并非替代现有流程，而是叠加其上：它们调用验证、热分析或实现工具，解析日志文件，自主决策下一步尝试方案，并在长达数日的运行中维持上下文连贯性。
科斯塔进一步阐释，这一变革本质是赋能工程师回归初心：“对工程师而言，这是令人振奋的时代——他们不再纠结于‘如何使用某个单一工具’，而是能升华自我，去做当初选择工程职业时真正向往的事。”他举例道：“若你投身赛车运动，热爱的是速度与空气动力学，而非某款软件的操作细节；同理，工程师将跃升为系统级思考者，聚焦使命本身，而非机械地切换特定工具。”
新思的苏布拉马尼安还提到，行业已迈入关键节点：借鉴汽车自动驾驶分级标准，Level 4级别的自主工作流智能体正从演示阶段迈向早期部署。
聚焦物理模型与模拟电路设计
除智能体外，物理建模同样是核心议题。正如西门子推出的“智能体工具包”所示，智能体工作流的效能高度依赖其所调度的底层工具与模型质量——由此引出热分析、先进封装等具体方向。
初创企业Vinci正针对热与热机械签核环节发力：通过训练物理基础模型，替代耗时数周的传统仿真，在防火墙内实现自动化分析。“我们是物理领域的ChatGPT——但并非实验性质，而是已部署于生产环境、严格隔离的企业级方案。”联合创始人兼CEO哈迪克·卡巴里亚（Hardik Kabaria）称，其方案在真实半导体封装场景下，相较现有流程提速约三个数量级。
他补充道：“全球硬件经济规模达4万亿美元，却仅有约百万名真正精通物理建模的工程师。物理不会消失——我们的目标是让物理智能普惠每一位工程师、每一处研发现场。”
在模拟电路设计领域，印度初创公司Maieutic Semiconductors（已获600万美元融资）正尝试类似路径。该公司采用联合创始人阿希什·拉奇瓦尼（Ashish Lachhwani）所称的“苏格拉底式”AI：主动向工程师提问，并挖掘内部数据，提炼资深设计师隐含的“部落知识”，尤其聚焦模拟设计经验。拉奇瓦尼曾任Steradian Semiconductors联合创始人（该公司于2022年被瑞萨电子收购），他表示：“数字设计早已实现自动化与数据共享；而在模拟领域，仅五个晶体管的电路也可能耗费数年打磨。关键不在搜索，而在理解问题本质并判断后续行动——这正是我们智能增强的价值所在。”
瓦利·莱恩斯谈任职Silvaco一周年及EDA中的智能体AI
在EE Times视频专访中，Silvaco CEO、行业元老瓦利·莱恩斯（Wally Rhines）回顾了执掌公司首年历程。他强调，智能体工作流正推动技术计算机辅助设计（TCAD）从孤立专业职能，转变为面向整个工程生态的自动化核心层。
他指出，AI带来的真正革命在于：当工艺复杂度高到无法再依赖试产晶圆时，虚拟开发成为必然选择；而构建虚拟模型所需的合成数据，则源于物理求解器——Silvaco在此领域已深耕40年。
莱恩斯认为，智能体AI是打通晶圆厂与设计端的“民主化力量”：无需迫使晶圆厂工程师或系统架构师成为TCAD专家，自主智能体即可通过自然语言查询底层数字孪生体，开展大规模虚拟实验以诊断良率异常，并实时优化工艺步骤。
“智能体是伟大的均衡器，”他总结道，“它们主动寻找最优解、聚合最佳数据。过去，若我身为晶圆厂工程师需TCAD支持，必须专门联系TCAD团队；如今，我只需调用一个英语接口的智能体，它就能替我完成全部检索。”
除物理仿真外，莱恩斯还指出定制化半导体IP是Silvaco增长的第二支柱——2025年收购Mixel即为此战略体现。面对系统工程师对低功耗接口IP（如AR/VR与车载传感器所需的MIPI）的定制化需求，Silvaco将零缺陷物理层IP与深度GPU加速的TCAD数字孪生相结合，为设计师提供从原子级硅建模直达全系统实现的直通管道。
英特尔论先进封装与STCO必要性
英特尔半导体研发副总裁拉利莎·伊曼内尼（Lalitha Immaneni）直言不讳地指出：设计团队仍常“盲目跳入”复杂堆叠结构，缺乏充分的多物理场指导与标准化数据支撑。
她举例称，客户设计若铜密度数据缺失，可能导致晶圆厂机械团队耗费3–4周清理数据库，再花同等时间进行分析——“在当前复杂度下，这完全不可接受。”
作为英特尔集中式封装与电路板流程及工具的战略负责人，伊曼内尼对行业有全局视角。英特尔的应对方案是系统-技术协同优化（STCO），依托其封装设计套件（PADKs）——即封装领域的PDK等效物。PADKs整合设计规则、参考流程、培训资料及英特尔专属验证脚本，覆盖EMIB、TSV与嵌入式MIM电容等技术，并与HBM内存及IP供应商联合认证。“验证太晚了，”她强调，“我们必须从源头开始建模与验证，而非事后才发现翘曲问题。”
新思科技圆桌：开放EDA系统与基于令牌消耗的商业模式
新思主办的“硅片至系统”圆桌论坛汇聚了新思、高通与英伟达代表，由创新高级副总裁普里特·巴内吉（Prith Banerjee）主持。这位兼具权威性与谦逊风范的学者型高管，就两大关键议题发起挑战：EDA生态的开放性，以及行业向智能体AI转型时商业模式的重构。
关于开放性，巴内吉提问：“当工具来自不同厂商时，您是否期待一个开放的智能体框架？”
高通工程副总裁保罗·彭泽斯（Paul Penzes）给出最具代表性的回应：“我认为存在三大支柱：EDA厂商提供的基础工具、第三方提供的大语言模型（LLM），以及企业内部积累的工程工具知识。封闭系统要求三者均达顶尖水平——这几乎不可能实现。”
他进一步解释：工程师需根据具体参数灵活组合不同厂商工具，以达成PPA（功耗、性能、面积）目标。“从用户角度，我们可构建端到端智能体，但若要极致压榨PPA，就必须将工具推至极限——有时某区块需换用另一工具，只因它在此场景表现更优，并非原工具有缺陷。”
据此，彭泽斯断言：“我们负担不起封闭系统——尤其在竞争激烈的移动市场，每一毫米都至关重要。唯有开放系统，才能允许我们开展必要实验，打造出最优芯片。”
谈及商业模式演变，巴内吉表示：“在智能体AI新世界中，我们正探索全新模式。传统EDA按软件永久授权收费；后转向租赁或无期限许可（如10万美元购买Fusion编译器，有效期一年）。但在智能体工作流依赖令牌消耗的背景下，‘一次性付费10万美元获取智能体流程’的模式失效了——因各站点用量差异巨大，按固定价收费显然不公平。”
他补充道：“商业模式必须转向按用量计费。目前尚处早期，尚未明确最终形态，但我认为这是必然趋势。”
标准建设：Accellera谈功能安全，英特尔谈PADKs
半导体行业的创新速度惊人，初创企业常获巨额融资以快速商业化新技术。然而，缺乏标准将严重制约规模化与批量部署。
EE Times就此与两家机构展开对话：英特尔聚焦封装流程，Accellera系统倡议组织则关注功能安全标准——凸显下一波自动化高度依赖机器可读、互操作的规范体系。
Accellera董事会主席戴路（Lu Dai）介绍，该组织致力于快速响应全球需求。其重点之一是《功能安全语言》（FSL）1.0草案标准，旨在支撑ISO 26262等高层标准。
FSL定义了一种语言与数据模型的语法语义，用于跨工具、团队及供应链环节（从IP到系统级）表达与交换功能安全意图——聚焦FMEDA（故障模式、影响与诊断分析）。据Accellera称，FSL通过实现自动化、互操作性与可追溯性，显著简化ISO 26262与IEC 61508等安全关键系统标准的落地，并大幅提升整体合规信心。
戴路向EE Times解释：“ISO 26262如同政府指南：‘需达到DFT覆盖率’，但未明确是80%、99%或具体模块。FSL标准不强制规定99%，而是提供钩子机制——当被询问时，你可清晰呈现：‘我的需求是X，实际达成覆盖率为Y’。”
FSL以元数据形式表达（理念类似统一功耗格式UPF），使工具可直接解析与推理安全需求及覆盖钩子。背景中，Accellera正统筹FSL、可移植激励与混合信号接口标准，逐步融入IEEE乃至ISO体系。
对英特尔而言，PADKs在封装层面扮演相似角色：不仅编码设计规则，更嵌入系统级协同优化指南。这使客户可在Cadence、新思与西门子工具间自由组合，同时确保与英特尔认证流程无缝衔接。此类互操作性，正是跨晶圆厂、IP供应商与工具商的智能体工作流得以实现的基础。
新型智能体AI初创企业：专注设计智能体本身
如EE Times此前报道，近一年来涌现一批新兴初创企业，其核心理念是：未来首要设计产物将是智能体，而非RTL代码。
其中一家由前英伟达设计自动化研究负责人马克·任（Mark Ren）创立。他主张应以ADA（Agentic Design Automation，智能体设计自动化）为新栈，与经典EDA并行发展，最终深度融合。
任（Agentrys创始人兼CEO）强调：“‘智能体EDA’听起来像一层包装；我们实则在重构整个设计自动化栈——设计师未来不再设计芯片，而是设计智能体。”他质疑设计公司仅依赖第三方智能体的价值：“若仅使用外部智能体，企业真正拥有的是什么？核心竞争力必须是自有智能体。”
Agentrys平台分三层构建：安全集成层触达所有工具与脚本；自优化层支持智能体迭代精进；以及“智能体原生工具”，专为快速交互式调试与推理设计，取代整夜批处理运行。商业模式结合本地部署软件与按运行时计量的智能体授权。
另一路径来自Normal Computing：将EDA工具与“非传统”计算硬件（如模拟矩阵引擎与随机计算芯片）耦合。该公司部分资金源自英国先进研究与发明局（ARIA），常被类比为英国版DARPA。“我们无需不惜代价追求性能峰值，目标是提升两个数量级能效。”该公司验证负责人彼得·维吉尔（Peter Vigil）指出，利用随机计算中的噪声特性，可避免每次模型扩容即新建超大规模数据中心。
实现规模化量子计算：晶圆级集成之路
DAC 2026开幕主旨演讲中，2025年诺贝尔物理学奖得主、Qolab联合创始人兼CTO约翰·马丁尼斯（John Martinis）展望了量子计算的未来。
马丁尼斯梳理了从早期超导隧道结实验（证明宏观电路可呈现量子行为），到谷歌2019年量子霸权实验的演进路径。该实验的交叉熵基准保真度与误差预测吻合，暗示“不存在阻碍量子扩展的隐藏物理规律”。
展望未来，他主张淘汰当前“黄金吊灯式”设备——即数千根线缆连接单芯片的巨型低温堆栈，转向更贴近现代半导体工厂流程的晶圆级集成。“我们希望将通用量子计算机成本从数百亿美元降至常规超级计算机水平。”
EDA再度成为热门领域
若用一句话概括行业走向，新思高级副总裁约翰·李（John Lee）在圆桌讨论中的判断最为凝练：EDA“再度变得酷起来”。这一情绪在展会现场与参会者间弥漫。
李评论道：“我说行业又酷起来了。 stakes极高，最聪明的人才将被吸引至此——不仅为解决智能体等前沿课题，更为夯实驱动这些创新的根本基础。我持乐观态度；亲临DAC现场，看到众多初创企业涌现，硬件侧亦将迎来巨大机遇、激励与创新动力。”
新思的苏布拉马尼安补充道：“目前我们已拥有最全面的长期自主工作流集合。自主化是继自动化、辅助化之后的下一阶段。我们正处于起点之初——深知技术 hype 周期中，智能体正处峰值，新奇效应强烈；但真正的价值效应尚待验证，我们预期客户将纷纷构建自有智能体。”
DAC 2026展会确实充满活力：新会址叠加大量新兴AI智能体EDA企业，折射出行业正积极寻求路径，以应对先进芯片设计、先进封装及多工具协同带来的复杂性挑战。EDA领域已迈入全新时代。
www.eic.net.cn 提供的易IC库存管理软件，正助力半导体企业高效管理元器件库存，支撑从设计到量产的全流程协同。
