随着人工智能模型成为全球竞争力的关键驱动力，用于训练与推理的AI硬件日益被视为战略资产而非普通商品，开发自主可控的AI平台已成为减少对外部供应商依赖的重要路径。欧洲在芯片设计与系统集成领域仍属相对弱势玩家，缺乏类似美国与中国那样的本土AI硬件全栈能力。这一差距有望因SiPearl与Semidynamics本月宣布的合作而逐步缩小——双方将联合打造欧洲首批自主可控的机架级AI平台。
www.eic.net.cn
SiPearl-Semidynamics AI平台：硬件架构
该自主AI平台由SiPearl与Semidynamics联合开发，是一项覆盖多代产品、持续多年的工程，旨在基于两家公司的核心技术，构建具备国际竞争力的欧洲机架级AI平台。
平台将采用SiPearl基于Arm Neoverse V2架构的Rhea2处理器（及其后续迭代型号）负责通用计算与任务调度，同时搭配Semidynamics基于RISC-V架构的AI推理加速器（该公司将其描述为GPU/AI推理专用集成电路），作为核心算力单元。易IC库存管理软件可助力此类复杂芯片供应链的高效协同管理。
SiPearl首席执行官Philippe Notton向《电子工程专辑》透露，Rhea2目前仍处于设计阶段，但相较第一代Rhea1，其开发进度将显著加快——公司已拥有成熟的工程团队、稳定的设计流程及开发高性能计算（HPC）处理器的丰富经验。不过，与Rhea1不同的是，Rhea2将不再配备面向带宽密集型HPC应用（如流体动力学计算）的片上高带宽内存（HBM）子系统，以及面向容量密集型负载的DDR5内存池；仅保留DDR类内存方案，从而简化与AI加速器之间的内存一致性管理。
加速器将基于Semidynamics现有知识产权进行优化升级，其架构源自该公司当前Cervell神经网络处理器（NPU），并集成片上存储单元。
Semidynamics首席营销官David Harold表示：“这些加速器基于我们前期IP成果进一步完善而来，更接近可编程AI推理加速器，而非传统图形GPU。我们在数据中心语境下使用‘GPU’一词，意指承担机架内重型AI计算任务的设备。其架构融合了RISC-V CPU控制逻辑、向量与张量运算能力，以及差异化内存子系统，目标是支持大规模推理负载——包括超大模型与长上下文场景——同时避免将客户锁定于功能单一的固定加速器中。”
尽管首代平台将整合SiPearl的Rhea2 CPU与Semidynamics的RISC-V加速器; 后续代际则计划推进芯粒（chiplet）层级的深度集成, 模仿数据中心级异构多芯粒设计（如AMD Instinct MI300A）。但鉴于Semidynamics架构与AMD路径存在本质差异，最终成果将截然不同。
Harold强调：“第二代产品将朝更紧密的芯粒级集成方向演进，但我们不会将其等同于AMD MI300A等既有架构。Semidynamics采用芯粒方案而非巨型单片晶圆，并通过UCIe标准实现芯粒间互连。未来与SiPearl硅片的深度协同亦在规划之中，更广泛的内存架构与封装细节将在后期披露。”
Notton补充道：“欧洲面临的挑战之一，是确保我们的芯粒能与其他厂商芯粒（如Semidynamics或其他方的加速器芯粒）可靠协同工作。Rhea2已集成UCI接口，可兼容多种加速器。”
加速器架构中集成片上内存的设计，常面临与CPU共享内存的难题：此类设计旨在通过数据本地化提升带宽效率、降低延迟，但内存一致性需持续同步缓存状态、追踪远程访问，反而削弱部分优势——一致性流量会增加功耗、延迟、面积开销及验证复杂度。据Notton介绍，首代平台将支持完整的CPU-加速器内存一致性，且该方向亦适用于后续代际。
“这正是我们近期与SiPearl合作的重点内容之一。”Harold确认道。
需要指出的是，即便是AMD与英伟达等厂商的先进异构系统，也普遍采用混合一致性模型——仅部分内存区域保持一致，多数加速器本地内存仍处于非一致域内。目前尚难判断SiPearl与Semidynamics将如何具体实现一致性机制。
Semidynamics暂未公开其即将推出的AI加速器所支持的RISC-V指令集与数据格式，但明确表示产品将兼容Linux、GCC与LLVM等工业标准工具链，而非依赖封闭专有软件生态。
Harold解释：“我们尚未披露完整指令与数据格式支持细节。采用RISC-V的核心价值在于保障开放性与可编程性。系统设计之初即定位为兼容标准软件基础设施（如Linux、GCC、LLVM），避免客户被迫迁入封闭式编程环境。具体指令与格式细节将在产品临近发布时公布。”
该设计将遵循开放计算项目（OCP）规范，确保与主流云与数据中心生态兼容，并复用已广泛部署的硬件组件（如固态硬盘、服务器机架、主板元件及电源模块），从而加速上市进程并发挥规模经济效应。
Harold表示：“我们的目标是通过契合数据中心基础设施惯例与熟悉软件环境，降低部署阻力。平台面向运营商与集成商提供机架级解决方案，而非仅出售单颗芯片要求客户自行构建整套系统。具体OCP兼容模块细节将在系统设计公开后进一步说明。”
机架级整体方案
顺应行业趋势，SiPearl与Semidynamics聚焦于整机架级平台开发，而非孤立的CPU或加速器。双方宣称平台将实现“卓越的每瓦性能”及“媲美主流AI平台的密度”，虽未披露具体数值，但高效与竞争力导向清晰明确。“我们瞄准的是数据中心级AI推理场景，而非边缘或低功耗PCIe产品。”Harold指出，“路线图涵盖面向开发者与早期系统验证的PCIe卡，延伸至液冷数据中心机架级方案。”
提及液冷机架，显然指向英伟达与AMD已落地的方案——整机架集成数十颗加速器，通过Scale-up拓扑互联，形成单一逻辑加速单元。因此，当双方强调“媲美主流AI平台的密度”时，实质指向极高的单机架加速器数量。但高密度未必等同于高性能密度。
Harold坦言：“我们暂未公布单机架加速器数量，过早对标72或144颗配置尚不成熟。”
机架级互连技术（如英伟达NVLink）及其拓扑结构，是释放AI加速器扩展性的关键。尽管双方正协同开发Semidynamics加速器的互连方案，但现阶段尚不便透露技术细节。
“机架级互连织网细节暂不公开。”Harold表示，“Semidynamics已开发机架内加速器Scale-up连接方案，芯粒级互连采用UCIe标准。CPU-加速器互连与机架级织网详情，将在平台临近商用时进一步披露。”
无论如何，下一代SiPearl CPU与双方联合开发的多芯粒AI方案均将采用UCIe互连标准。
Notton指出：“针对后续CPU代际，我们正转向芯粒架构。事实上，英特尔、AMD与英伟达等头部厂商均已如此。面对大型单片晶圆的开发难度，我们必须拆分设计……一旦采用芯粒，即可灵活组合不同模块。”
Notton还点出行业一大未解难题：确保跨厂商芯粒间的可靠互操作性。他指出，当前英特尔、AMD与三星电子等企业的芯粒生态仍高度垂直整合，凸显SiPearl与Semidynamics紧密协作以保障多芯粒AI平台稳定运行的重要性。
Notton亦明确表示，平台需采用概念上类似NVLink的Scale-up互连织网，但拒绝透露具体实现方式。被直接问及机架级织网时，他承认系统整合至关重要，但强调该议题尚处早期且敏感。
“你仍需将所有部件无缝衔接。”Notton称，“要实现这一点，必须依赖类似NVLink的Scale-up织网，但我们暂不评论……目前阶段尚早且高度敏感。”
软件生态
适配AI工作负载的软件生态，是英伟达长期领跑AI硬件市场的核心原因。为在竞争中脱颖而出，SiPearl与Semidynamics必须确保其软件栈兼具易用性与灵活性。值得庆幸的是，面向AI系统的Arm架构CPU与RISC-V架构加速器已进入市场，并获得广泛软件生态支持。
Harold强调：“平台旨在融入现有AI数据中心软件环境，而非强制客户采用封闭专有栈。”
他补充道：“Semidynamics预计交付时，机架将支持vLLM、SGL、ONNX与PyTorch框架。底层层面，公司重点强化Linux、GCC与LLVM支持，依托RISC-V开放性使平台可编程、可接入广泛软件生态。当然，在PyTorch算子调度至加速器的底层环节，Semidynamics将提供自有软件，但目标是开源该层，而非将其打造为封闭的CUDA式孤岛。”
市场定位
双方将平台定位为公共与私有AI数据中心部署方案，具体涵盖企业级推理及支撑大语言模型（LLMs）与检索增强生成（RAG）等高算力需求集群的应用场景。“首代平台聚焦大规模推理，”Harold表示，“包括LLM服务、超大模型、长上下文负载，以及新兴的更大上下文窗口与数据集需求场景。我们观察到推理正从简单单提示LLM服务，转向更复杂的推理与多模态应用（如视频与长上下文处理）。现阶段我们未单独宣传代理式AI（Agentic AI）产品，但注意到该类应用对AI代理内存容量提出更高要求，而本架构正是为应对推理与代理工作负载的发展趋势而设计。”
谈及代理式AI负载，SiPearl CEO Notton指出，行业正从传统的1:8 CPU-GPU配比转向更接近1:2的配置。他还提到，代理式AI可能催生纯CPU机架需求——这与英特尔与英伟达高管的预测一致。
“我们观察到CPU-GPU配比正在变化，”Notton表示，“过去是1:8……1:2是较理想目标。对于代理式AI，甚至已有客户提出仅需纯CPU机架的需求。”
为应对CPU密集型负载，该机架级方案将支持纯CPU机架选项。Notton强调，双方正为合作伙伴（尚未公开）开发参考设计，由其制造整机架，而非像英伟达那样自行销售完整机架。但他也承认，现代CPU厂商日益需参与机架级设计，以确保快速上市与系统级集成竞争力。
“关键是打造模块化机架，”Notton告诉《电子工程专辑》，“根据客户需求灵活调整配置……显然我们需要ODM厂商协助构建此类平台，因为我们无意自行设计与交付机架。”
鉴于平台主攻推理场景，双方核心关注点为最高效率、可编程性与最低总体拥有成本（TCO），而非峰值性能指标。
Harold表示：“我们并非仅以峰值算力为目标。设计聚焦于真实数据中心环境下的高效Token生成——这意味着内存效率、可编程性、系统集成与成本结构与原始吞吐量同等重要。这也是我们当前设计未强制采用HBM的原因：HBM带来供应与成本压力，我们认为推理系统存在根本不同的成本结构价值。”
双方提及OCP兼容性，暗示平台可从传统企业部署扩展至超大规模电力基础设施（虽未明言）。此外，两家企业均参与欧洲处理器倡议（EPI）、欧洲高性能计算联合计划（EuroHPC）等政府主导项目，预计初期将优先服务政府支持的基础设施，继而拓展至企业客户，最终触达超大规模云服务商——但具体商业路径仍有待观察。
平台亦响应欧盟多项倡议，如AI工厂与千兆工厂计划，后者倾向本土架构与本地化供应链。不过，双方坦承平台所用芯片并非在欧洲制造。
Harold解释：“我们的目标是为欧洲AI基础设施提供商提供可信的、由欧洲主导的大规模推理替代方案。这并不意味着半导体供应链所有环节均位于欧洲——先进制程制造仍是全球协作体系。但Semidynamics赋予欧洲对关键架构、系统设计、软件方向与商业部署的掌控权，这些正是AI基础设施主权的核心要素。”
关于主权问题，Notton罕见地坦率谈及欧洲半导体短板：出于安全考量，设计基础设施、计算农场乃至仿真系统均保留在欧洲境内，而先进制造与封装目前仍依赖台湾。
“我们的设计工作在欧洲完成，”Notton表示，“用于支撑设计的计算农场位于欧洲，且为自有设施；仿真能力同样在欧洲并由我们自主运营……一切均规避美国云服务以确保安全。目前，第一代与第二代产品的晶圆代工与封装仍在亚洲，即台湾地区——别无选择。”
他还指出，先进封装或将成为欧洲恢复部分半导体制造能力的首个突破口，并以新加坡Silicon Box公司2024年在意大利设厂为例。
“先进封装可能是首个落地欧洲的环节，”Notton称，“Silicon Box在意大利的布局便是良好范例——这家新加坡企业已在意大利建立基地，或为欧洲本土晶圆厂建设迈出第一步。”
上市时间表
关于上市时间，尚无明确节点。SiPearl需先将Rhea1处理器推向市场（目前处于送样阶段），方可启动Rhea2研发；因此首代SiPearl-Semidynamics AI平台预计仍需数年。
至于Semidynamics，公司已完成3纳米测试芯片用于架构验证与客户评估，量产版流片计划于今年晚些时候进行。
Harold表示：“我们已成功完成3纳米测试芯片，为架构验证与客户分析提供平台。量产流片计划于年内完成，随后进入系统启动阶段。后续关键里程碑包括量产流片、硅片启动、系统集成与客户部署。待这些节点进一步明确后，我们将公布更具体的上市时间。”
Philippe Notton确认，联合开发的SiPearl-Semidynamics AI平台目标是在“本十年内”推出，而非下个十年。Rhea2最终版计划于2027年流片，届时软硬件开发者将启动系统集成。他强调，SiPearl将大幅缩短开发周期，力争与美国头部企业看齐。
“必须在本十年内完成，因此我们必须加速行动，”Notton表示，“Rhea2先进版本将于2027年流片，但在此之前还有其他进展……第一代耗时较长，因需组建公司、筹措资金；从第二代与第三代起，我们必须压缩设计周期——处理器开发绝不能耗时五年……我们需要更快节奏。如今团队已成熟，我们清楚该如何行动。”
